DDRテスト・ソリューションを拡充し、モバイル・デバイス用の新しい高速、低消費電力のメモリ・インタフェースをサポート
報道発表資料
2014年9月24日
テクトロニクス（代表取締役 米山 不器）は、本日、次世代のモバイル・メモリ技術であるJEDEC LPDDR4の業界初、PHY（物理レイヤ）および適合性のテスト・ソリューションを発表します。LPDDR4は2015年に導入が予定されており、現状のLPDDR3技術上に構築されています。データ・レートは最高4.26Gbpsになり、超低電圧コアの使用により消費電力は約35%低減され、スマートフォン、ウェアラブル・デバイス、タブレット端末などのモバイル・デバイスのパフォーマンスが強化されます。
入出力電圧がわずかに1.1V、また高速のデータ・レートとコンパクトな機械設計によりテスト・ポイントへのアクセスが限定されるなど、LPDDR4には新しいテスト／測定課題があります。また、Vref、リード／ライト・バーストなどのさまざまな変更もあり、JESD209-4仕様で規定されているテストもさらに複雑になっています。テクトロニクスは、LPDDR4設計を検証するための、業界最高レベルのツールを提供します。テストのセットアップ、実行の自動化により、テスト・サイクルに要する時間を、数週間から数時間まで短縮することができます。
テクトロニクス、パフォーマンス・オシロスコープ、ジェネラル・マネージャのブライアン・ライク（Brian Reich）は、次のように述べています。「半導体製造メーカからシステム・インテグレータまでのすべてのモバイル・メモリ・エコシステムにおいて、LPDDR4の検証は間違いなく複雑、かつ困難になっています。テクトロニクスは、高性能オシロスコープ／プローブから最新の解析ソフトウェアまで、すべてのメモリ検証サイクルにおいて、最新技術を効率的に市場に投入するためのテスト／計測ツールを提供します」
テクトロニクスは今回発表するDDR-LP4解析ソフトウェアにより、新しいLPDDR4規格に対する統合された物理レイヤ・テストとデバッグを提供します。DDR-LP4を使用することでセットアップ、テストが自動化できるため、メモリ設計エンジニアはメモリ規格への適合性を確実なものにすることができます。メモリ・システムが適合性試験でフェイルになった場合でも、すばやくデバッグ・モードに切り替え、テクトロニクス・オシロスコープの強力なビジュアル・トリガなどのツールで特定のイベントを特定し、さらにDPOJETジッタ／アイ・ダイアグラム解析ソフトウェアにより、詳細な解析を行います。
＜LPDDR4用インターポーザ＞
パートナ企業であるNexus Technology社との協力により、2つのインターポーザ設計の特許を備えた、業界初のLPDDR4用メモリ・コンポーネント・インターポーザも発表しました。EdgeProbe（ＴＭ）インターポーザは、モバイル設計に求められる厳しい機械的条件で設計されており、ソケット型インターポーザにより操作性、再利用性、コンポーネントの交換性に優れています。
＜テクトロニクスについて＞
テクトロニクスは、計測およびモニタリング機器メーカとして、世界の通信、コンピュータ、半導体、デジタル家電、放送、自動車業界向けに計測ソリューションを提供しています。65年以上にわたる信頼と実績に基づき、お客様が、世界規模の次世代通信技術や先端技術の開発、設計、構築、ならびに管理をより良く行えるよう支援しています。米国オレゴン州ビーバートンに本社を置くテクトロニクスは、現在世界22カ国で事業を展開し、優れたサービスとサポートを提供しています。詳しくはウェブ・サイト（jp.tektronix.com）をご覧ください。
＜テクトロニクスの最新情報はこちらから＞
Twitter (@tektronix_jp)
Facebook (
http://www.facebook.com/tektronix.jp )
YouTube（
http://www.youtube.com/user/TektronixJapan）
＜お客さまからのお問合せ先＞
テクトロニクス お客様コールセンター
TEL 0120-441-046 FAX 0120-046-011
URL jp.tektronix.com
Tektronix、テクトロニクスは 、Tektronix, Inc.の登録商標です。本文に記載されているその他すべての商標名および製品名は各社のサービスマーク、商標、登録商標です。
