【東芝デバイス＆ストレージ】トレンチゲート型SiC MOSFETの高効率化と長期信頼性を両立する技術を開発
～ゲート酸化膜の界面処理の最適化により、しきい値電圧の変動を半減し、安定性を向上～
２０２６－９－３０
東芝デバイス＆ストレージ株式会社
東芝デバイス＆ストレージ株式会社
トレンチゲート型SiC MOSFETの高効率化と長期信頼性を両立する技術を開発
～ゲート酸化膜の界面処理の最適化により、しきい値電圧の変動を半減し、安定性を向上～
～ゲート酸化膜の界面処理の最適化により、しきい値電圧の変動を半減し、安定性を向上～
当社は、パワー半導体の一種であるトレンチゲート型SiC (炭化ケイ素) MOSFET[注1]において、長期間の使用に伴うゲートしきい値電圧[注2](Vth) の変動を抑制し、デバイスの信頼性向上に寄与する技術を開発しました。ゲート酸化膜[注3]の界面処理条件とVth変動との関係を解析し、適切なゲート形成プロセスを実施することで、Vth変動要因となる電荷トラップ[注4]の影響を抑制し、市販のトレンチゲート型SiC MOSFETと比較してVth変動を約50%低減しました。本技術は、低損失化が求められるトレンチゲート型SiC MOSFETにおいて、高効率化と長期信頼性の両立に寄与するものであり、電気自動車や再生可能エネルギー、データセンター電源などの電力変換用途での信頼性向上と省エネルギー化に貢献します。本技術の詳細を、9月27日から10月2日まで神奈川県横浜市で開催されているSiCに関する国際学会「The 23rd International Conference on Silicon Carbide and Related Materials (ICSCRM 2026)」で発表しました。
SiC MOSFETは従来のSi (シリコン) MOSFETよりも高効率な電力変換を可能にする次世代パワー半導体として注目されており、電気自動車などを中心に採用が拡大しています。中でも、ゲート電極をトレンチ構造としたトレンチゲート型SiC MOSFET (図1) は、低オン抵抗[注5]と高電流密度を実現できる特長を有し、さらなる低損失化が期待されています。
SiC MOSFETは、Si MOSFETと比較して長時間の電圧ストレス[注6]の印加によるVthの変動が課題となっています。従来は、ゲート電極に一定の正電圧または負電圧を連続して印加される際に生じるVth変動が、主な信頼性課題として知られていました。一方、近年ではゲート電極に対して正電圧と負電圧が繰り返し印加 (以下、正負ストレス) されることにより、印加サイクル数[注7]に応じてVthが変動する現象が報告されています。こうしたVthの変動は、MOSFETの安定動作に影響を及ぼすほか、導通損失[注8]の増加につながる可能性があり、長期信頼性の観点から重要な課題となっています。さらに、この課題は一部のトレンチゲート型SiC MOSFETにおいて顕著に表れることがあり、高効率化と高信頼化を両立するうえで解決が求められていました。
そこで当社は、トレンチ部のゲート酸化膜を形成する際に実施している界面処理に着目しました。界面処理はこれまで、オン抵抗の低減やゲート酸化膜の信頼性向上を目的に行われてきましたが、正負ストレスが繰り返し印加される環境におけるVth変動への影響は十分に検討されていませんでした。評価の結果、界面処理における窒化条件などによって、ゲート電極に正負ストレスを印加した後のVthの変動量が大きく変化することを確認しました (図2)。さらに解析の結果、界面処理によって生成される電荷トラップが、Vth変動に関与していることを示唆する結果を得ました。これらの知見に基づき、ゲート酸化膜の界面処理条件などを最適化することによって、低オン抵抗を維持しながら正負ストレスによるVth変動を抑制できるゲート形成プロセスを確立しました。
今回開発した技術により、市販のトレンチゲート型SiC MOSFETと比較して、Vth変動を約50%低減しました (図3)。これは、トレンチゲート型SiC MOSFETにおける重要課題の一つであるVth変動の大幅な抑制に有効であることを示す成果であり、デバイスの長期信頼性向上に寄与します。
本技術を採用した1200V耐圧トレンチゲート型SiC MOSFET「TW007D120E」は、2026年5月よりテストサンプルの出荷を開始しています。今後は本技術のSiC MOSFETへの適用を拡大し、電気自動車などの車載機器、また再生可能エネルギーやデータセンター電源などの産業機器向けのSiCパワーデバイスのさらなる高信頼化と高効率化を推進していきます。
この成果は、NEDO (国立研究開発法人新エネルギー・産業技術総合開発機構) の補助事業 (JPNP21029) の成果を活用しています。
[注1] MOSFET: Metal Oxide Semiconductor Field Effect Transistor (金属酸化膜半導体電界効果トランジスター) の略で、ゲート、ドレイン、ソースの3つの電極を持ち、ゲート電圧を印加することでドレイン・ソース間の電流のオンオフを切り替えるスイッチング素子。
[注2] ゲートしきい値電圧 : MOSFETがONするために必要な電圧。
[注3] ゲート酸化膜 : ゲート電極と半導体を隔てる薄い酸化膜。
[注4] 電荷トラップ : 電荷キャリアーを捕獲する微小な欠陥。
[注5] オン抵抗 : MOSFETが動作している時のドレイン・ソース間の抵抗値。
[注6] 電圧ストレス : デバイスに電圧を印加することで加わる電気的な負荷。
[注7] サイクル数 : ゲート電極に印加する正負電圧の切り替え回数。
[注8] 導通損失 : デバイスがオン状態で電流を流す際に発生する電力損失。主にオン抵抗に起因する。
[注9] Duty : 1サイクルに占める正電圧印加時間の割合。
* 社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。
* 本資料に掲載されている情報 (製品の価格／仕様、サービスの内容及びお問い合わせ先など) は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。
* 東芝デバイス＆ストレージ株式会社は株式会社東芝の100％子会社です。
SiC MOSFETは従来のSi (シリコン) MOSFETよりも高効率な電力変換を可能にする次世代パワー半導体として注目されており、電気自動車などを中心に採用が拡大しています。中でも、ゲート電極をトレンチ構造としたトレンチゲート型SiC MOSFET (図1) は、低オン抵抗[注5]と高電流密度を実現できる特長を有し、さらなる低損失化が期待されています。
SiC MOSFETは、Si MOSFETと比較して長時間の電圧ストレス[注6]の印加によるVthの変動が課題となっています。従来は、ゲート電極に一定の正電圧または負電圧を連続して印加される際に生じるVth変動が、主な信頼性課題として知られていました。一方、近年ではゲート電極に対して正電圧と負電圧が繰り返し印加 (以下、正負ストレス) されることにより、印加サイクル数[注7]に応じてVthが変動する現象が報告されています。こうしたVthの変動は、MOSFETの安定動作に影響を及ぼすほか、導通損失[注8]の増加につながる可能性があり、長期信頼性の観点から重要な課題となっています。さらに、この課題は一部のトレンチゲート型SiC MOSFETにおいて顕著に表れることがあり、高効率化と高信頼化を両立するうえで解決が求められていました。
そこで当社は、トレンチ部のゲート酸化膜を形成する際に実施している界面処理に着目しました。界面処理はこれまで、オン抵抗の低減やゲート酸化膜の信頼性向上を目的に行われてきましたが、正負ストレスが繰り返し印加される環境におけるVth変動への影響は十分に検討されていませんでした。評価の結果、界面処理における窒化条件などによって、ゲート電極に正負ストレスを印加した後のVthの変動量が大きく変化することを確認しました (図2)。さらに解析の結果、界面処理によって生成される電荷トラップが、Vth変動に関与していることを示唆する結果を得ました。これらの知見に基づき、ゲート酸化膜の界面処理条件などを最適化することによって、低オン抵抗を維持しながら正負ストレスによるVth変動を抑制できるゲート形成プロセスを確立しました。
今回開発した技術により、市販のトレンチゲート型SiC MOSFETと比較して、Vth変動を約50%低減しました (図3)。これは、トレンチゲート型SiC MOSFETにおける重要課題の一つであるVth変動の大幅な抑制に有効であることを示す成果であり、デバイスの長期信頼性向上に寄与します。
本技術を採用した1200V耐圧トレンチゲート型SiC MOSFET「TW007D120E」は、2026年5月よりテストサンプルの出荷を開始しています。今後は本技術のSiC MOSFETへの適用を拡大し、電気自動車などの車載機器、また再生可能エネルギーやデータセンター電源などの産業機器向けのSiCパワーデバイスのさらなる高信頼化と高効率化を推進していきます。
この成果は、NEDO (国立研究開発法人新エネルギー・産業技術総合開発機構) の補助事業 (JPNP21029) の成果を活用しています。
図1. トレンチゲート型SiC MOSFETの断面図
図2. ゲート酸化膜の界面処理条件によるVth変動値の比較
(測定条件 : 25℃、ゲート・ソース間電圧Vgs=+25V/-10V、Duty[注9]=50%、500kHz、サイクル数1011時点、当社調べ)
(測定条件 : 25℃、ゲート・ソース間電圧Vgs=+25V/-10V、Duty[注9]=50%、500kHz、サイクル数1011時点、当社調べ)
図3. 今回開発した1200V耐圧トレンチゲート型SiC MOSFETと他社のトレンチゲート型SiC MOSFETのVth変動値の比較
(測定条件 : 25℃、Vgs=+25V/-10V、Duty=50%、400kHz、サイクル数1011時点、2026年9月30日時点、当社調べ)
(測定条件 : 25℃、Vgs=+25V/-10V、Duty=50%、400kHz、サイクル数1011時点、2026年9月30日時点、当社調べ)
[注1] MOSFET: Metal Oxide Semiconductor Field Effect Transistor (金属酸化膜半導体電界効果トランジスター) の略で、ゲート、ドレイン、ソースの3つの電極を持ち、ゲート電圧を印加することでドレイン・ソース間の電流のオンオフを切り替えるスイッチング素子。
[注2] ゲートしきい値電圧 : MOSFETがONするために必要な電圧。
[注3] ゲート酸化膜 : ゲート電極と半導体を隔てる薄い酸化膜。
[注4] 電荷トラップ : 電荷キャリアーを捕獲する微小な欠陥。
[注5] オン抵抗 : MOSFETが動作している時のドレイン・ソース間の抵抗値。
[注6] 電圧ストレス : デバイスに電圧を印加することで加わる電気的な負荷。
[注7] サイクル数 : ゲート電極に印加する正負電圧の切り替え回数。
[注8] 導通損失 : デバイスがオン状態で電流を流す際に発生する電力損失。主にオン抵抗に起因する。
[注9] Duty : 1サイクルに占める正電圧印加時間の割合。
* 社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。
* 本資料に掲載されている情報 (製品の価格／仕様、サービスの内容及びお問い合わせ先など) は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。
* 東芝デバイス＆ストレージ株式会社は株式会社東芝の100％子会社です。
以 上
